Nel caso degli EPYC con 256 core Zen 6c, si parla di una suddivisione lungo 8 CCD, il che porta a dedurre che ogni CCD avrà 32 core e i processori avranno fino a 1 GB di cache L3 totale, senza l'ausilio di 3D V-Cache.
Anche se sappiamo già ufficialmente che AMD si avvarrà del processo produttivo a 2 nanometri di TSMC per produrre il CCD delle CPU EPYC di sesta generazione, nome in codice Venice, l'azienda mantiene ancora il massimo riserbo sul resto delle specifiche tecniche.